Deutsch dropdown-ico

Cypress CY7C1541V18 Bedienungsanleitung

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28

Zur Seite of

Ähnliche Gebrauchsanleitungen

Richtige Gebrauchsanleitung

Die Vorschriften verpflichten den Verkäufer zur Übertragung der Gebrauchsanleitung Cypress CY7C1541V18 an den Erwerber, zusammen mit der Ware. Eine fehlende Anleitung oder falsche Informationen, die dem Verbraucher übertragen werden, bilden eine Grundlage für eine Reklamation aufgrund Unstimmigkeit des Geräts mit dem Vertrag. Rechtsmäßig lässt man das Anfügen einer Gebrauchsanleitung in anderer Form als Papierform zu, was letztens sehr oft genutzt wird, indem man eine grafische oder elektronische Anleitung von Cypress CY7C1541V18, sowie Anleitungsvideos für Nutzer beifügt. Die Bedingung ist, dass ihre Form leserlich und verständlich ist.

Was ist eine Gebrauchsanleitung?

Das Wort kommt vom lateinischen „instructio”, d.h. ordnen. Demnach kann man in der Anleitung Cypress CY7C1541V18 die Beschreibung der Etappen der Vorgehensweisen finden. Das Ziel der Anleitung ist die Belehrung, Vereinfachung des Starts, der Nutzung des Geräts oder auch der Ausführung bestimmter Tätigkeiten. Die Anleitung ist eine Sammlung von Informationen über ein Gegenstand/eine Dienstleistung, ein Hinweis.

Leider widmen nicht viele Nutzer ihre Zeit der Gebrauchsanleitung Cypress CY7C1541V18. Eine gute Gebrauchsanleitung erlaubt nicht nur eine Reihe zusätzlicher Funktionen des gekauften Geräts kennenzulernen, sondern hilft dabei viele Fehler zu vermeiden.

Was sollte also eine ideale Gebrauchsanleitung beinhalten?

Die Gebrauchsanleitung Cypress CY7C1541V18 sollte vor allem folgendes enthalten:
- Informationen über technische Daten des Geräts Cypress CY7C1541V18
- Den Namen des Produzenten und das Produktionsjahr des Geräts Cypress CY7C1541V18
- Grundsätze der Bedienung, Regulierung und Wartung des Geräts Cypress CY7C1541V18
- Sicherheitszeichen und Zertifikate, die die Übereinstimmung mit entsprechenden Normen bestätigen

Warum lesen wir keine Gebrauchsanleitungen?

Der Grund dafür ist die fehlende Zeit und die Sicherheit, was die bestimmten Funktionen der gekauften Geräte angeht. Leider ist das Anschließen und Starten von Cypress CY7C1541V18 zu wenig. Eine Anleitung beinhaltet eine Reihe von Hinweisen bezüglich bestimmter Funktionen, Sicherheitsgrundsätze, Wartungsarten (sogar das, welche Mittel man benutzen sollte), eventueller Fehler von Cypress CY7C1541V18 und Lösungsarten für Probleme, die während der Nutzung auftreten könnten. Immerhin kann man in der Gebrauchsanleitung die Kontaktnummer zum Service Cypress finden, wenn die vorgeschlagenen Lösungen nicht wirksam sind. Aktuell erfreuen sich Anleitungen in Form von interessanten Animationen oder Videoanleitungen an Popularität, die den Nutzer besser ansprechen als eine Broschüre. Diese Art von Anleitung gibt garantiert, dass der Nutzer sich das ganze Video anschaut, ohne die spezifizierten und komplizierten technischen Beschreibungen von Cypress CY7C1541V18 zu überspringen, wie es bei der Papierform passiert.

Warum sollte man Gebrauchsanleitungen lesen?

In der Gebrauchsanleitung finden wir vor allem die Antwort über den Bau sowie die Möglichkeiten des Geräts Cypress CY7C1541V18, über die Nutzung bestimmter Accessoires und eine Reihe von Informationen, die erlauben, jegliche Funktionen und Bequemlichkeiten zu nutzen.

Nach dem gelungenen Kauf des Geräts, sollte man einige Zeit für das Kennenlernen jedes Teils der Anleitung von Cypress CY7C1541V18 widmen. Aktuell sind sie genau vorbereitet oder übersetzt, damit sie nicht nur verständlich für die Nutzer sind, aber auch ihre grundliegende Hilfs-Informations-Funktion erfüllen.

Inhaltsverzeichnis der Gebrauchsanleitungen

  • Seite 1

    72-Mbit QDR™-II+ SRAM 4-W ord Burst Architecture (2.0 Cycle Read Latency) CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Cypress Semiconductor Corpora tion • 198 Champion Court • San Jose , CA 95134-1709 • 408-943-2600 Document Number: 001-05389 Rev . *F Revised March 06, 2008 Features ■ Separate independent read and write data ports ?[...]

  • Seite 2

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 2 of 28 Logic Block Diagram (CY7C1541V18) Logic Block Diagram (CY7C1556V18) 2M x 8 Array CLK A (20:0) Gen. K K Control Logic Address Register D [7:0] Read Add. Decode Read Data Reg. RPS WPS Control Logic Address Register Reg. Reg. Reg. 16 21 32 8 NWS [1:0] V [...]

  • Seite 3

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 3 of 28 Logic Block Diagram (CY7C1543V18) Logic Block Diagram (CY7C1545V18) 1M x 18 Array CLK A (19:0) Gen. K K Control Logic Address Register D [17:0] Read Add. Decode Read Data Reg. RPS WPS Control Logic Address Register Reg. Reg. Reg. 36 20 72 18 BWS [1:0][...]

  • Seite 4

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 4 of 28 Pin Configuration The pin configuration for CY7C1541V18, CY7C 1556 V18, CY7C1543V18, and CY7C15 45V18 follow . [2] 165-Ball FBGA (15 x 17 x 1 .4 mm) Pinout CY7C1541V18 (8M x 8) 123456789 10 11 A CQ AA W P S NWS 1 K NC/144M RPS AA C Q B NC NC NC A NC/2[...]

  • Seite 5

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 5 of 28 CY7C1543V18 (4M x 1 8) 123456789 10 11 A CQ NC/144M A WPS BWS 1 K NC/288M RPS AA C Q B NC Q9 D9 A NC K BWS 0 AN C N C Q 8 C NC NC D10 V SS AN CA V SS NC Q7 D8 D NC D1 1 Q10 V SS V SS V SS V SS V SS NC NC D7 E NC NC Q1 1 V DDQ V SS V SS V SS V DDQ NC D[...]

  • Seite 6

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 6 of 28 Pin Definitions Pin Name IO Pin Descripti on D [x:0] Input- Synchronous Data Input Signals. Sampled on the rising edge of K and K clocks when valid write operations are active . CY7C1541V18 − D [7:0] CY7C1556V18 − D [8:0] CY7C1543V18 − D [17:0] [...]

  • Seite 7

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 7 of 28 ZQ Input Output Imp edance Matching Input . This input is used to tune the dev ice outputs to the system data bus impedance. CQ, CQ and Q [x:0] output impedance are set to 0.2 x RQ, where RQ is a resistor connected between ZQ and ground . Alternatel y[...]

  • Seite 8

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 8 of 28 Functional Overview The CY7C1541V18, CY7C1556V18, CY7C1 543V18, and CY7C1545V18 are synchronou s pipelined burst SRAMs equipped with a read port and a write p ort. The read port is dedicated to read operatio ns and the write port is dedica ted to writ[...]

  • Seite 9

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 9 of 28 Depth Exp ansion The CY7C1543V18 has a port select in put for each port. This enables for easy depth e xpansion. Both port selects are sampled on the rising edge of the positive input clock only (K). Each port select input can deselect the s pecified [...]

  • Seite 10

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 10 of 28 The truth table for CY7C1541V18, CY7C1556V18, CY7C15 43V18, and CY7C1545V18 follows. [3, 4, 5, 6, 7, 8] T ruth T able Operation K RPS WPS DQ DQ DQ DQ Write Cycle: Load address on the rising edge of K; input write data on two consecutive K and K risin[...]

  • Seite 11

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 1 1 of 28 The write cycle description t able for CY7C1 556V18 follows. [3, 1 1] Write Cycle Descriptions BWS 0 K K L L –H – During the Data portion of a write sequence, the single byte (D [8:0] ) is written int o th e de vi ce . L – L–H During the Dat[...]

  • Seite 12

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 12 of 28 IEEE 1 149.1 Serial Boundary Scan (JT AG) These SRAMs incorporate a serial boundary scan T est Access Port (T AP) in the FBGA p ackage. This part is fully comp liant with IEEE S tandard #1 14 9.1-2001. The T AP operates using JEDEC standard 1.8V IO l[...]

  • Seite 13

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 13 of 28 between the TDI and TDO pins and shifts the IDCODE out of the device when the T AP controller enters the Shift-DR state. The IDCODE instruction is loaded in to the instruction register at power up or whenever the T AP controller is supplied a T est-L[...]

  • Seite 14

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 14 of 28 The state diagram for the T AP controller follows. [12] T AP Controller St ate Diag ram TEST -LOGIC RESET TEST -LOG IC/ IDLE SELECT DR-SCAN CAPTURE-DR SHIFT -DR EXIT1-DR P AUSE-DR EXIT2-DR UPDA TE-DR 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 1 0 1 0 0 0 1 0 1 1 [...]

  • Seite 15

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 15 of 28 T AP Controller Block Diagram T AP Electrical Characteristics Over the Operating Range [13, 14, 15] Parameter Description T est Conditions Min Max Unit V OH1 Output HIGH V oltage I OH = − 2.0 mA 1.4 V V OH2 Output HIGH V oltage I OH = − 100 μ A1[...]

  • Seite 16

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 16 of 28 T AP AC Switching Characteristics Over the Operating Range [16, 17] Parameter Description Min Max Unit t TCYC TCK Clock Cycle Time 50 ns t TF TCK Clock Frequency 20 MHz t TH TCK Clock HIGH 20 ns t TL TCK Clock LOW 20 ns Setup Times t TMSS TMS Setup t[...]

  • Seite 17

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 17 of 28 Identification R egi ster Definitions Instruction Field Va l u e De scription CY7C1541V18 CY7C1556V18 C Y7C1543V18 CY7C15 45V18 Revision Numb er (31:29) 000 000 000 000 V ersio n numbe r . Cypress Device ID (28:12) 1 101 0010101000100 1 1010010101001[...]

  • Seite 18

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 18 of 28 Boundary Scan Order Bit # Bump ID Bit # Bump ID Bit # Bump ID Bit # Bump ID 0 6R 28 10G 56 6A 84 1J 1 6 P2 9 9 G 5 7 5 B8 5 2 J 2 6N 30 1 1F 58 5A 86 3K 3 7P 31 1 1G 59 4A 87 3J 4 7 N3 2 9 F 6 0 5 C8 8 2 K 5 7R 33 10F 61 4B 89 1K 6 8R 34 1 1E 62 3A 9[...]

  • Seite 19

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 19 of 28 Power Up Sequence in QDR-II+ SRAM QDR-II+ SRAMs must be powered up and initialized in a predefined manner to prevent unde fined operations. During Power Up, when the DOFF is tied HIGH, the DLL gets locked after 2048 cycles of st able clock. Power Up [...]

  • Seite 20

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 20 of 28 Maximum Ratings Exceeding maximum ratin gs may impair the useful life o f the device. These user guidelines are not teste d. S torage T emperature ................ ................. –65°C to +150°C Ambient T emperature with Powe r Applied.. –55[...]

  • Seite 21

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 21 of 28 I SB1 Automatic Power down Current Max V DD , Both Ports Deselected, V IN ≥ V IH or V IN ≤ V IL f = f MAX = 1/t CYC , Inputs St a t i c 375 MHz x8 525 mA x9 525 x18 525 x36 410 333 MHz x8 500 mA x9 500 x18 500 x36 395 300 MHz x8 450 mA x9 450 x18[...]

  • Seite 22

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 22 of 28 Thermal Resist ance T ested initially and after any design or process change that may affect these parameters. Parameter Description T est Conditions 165 FBGA Package Unit Θ JA Thermal Resistance (Junction to Ambient) T est conditions fo llow standa[...]

  • Seite 23

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 23 of 28 Switching Characteristics Over the Operating Range [23, 24] CY Parameter Consor tium Parameter Description 375 MHz 333 MHz 300 MHz Unit Min Max Min Max Min Max t POWER V DD (T ypical) to the First Access [25] 111 m s t CYC t KHKH K Clock Cycle T ime [...]

  • Seite 24

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 24 of 28 Switching W aveforms Read/Write/Deselect Sequence [31, 32, 33] Figure 5. W aveform for 2.0 Cycle Read L atency t KH t KL t CYC t KHKH NOP READ NOP WRITE READ WRITE 1 23 4 5 6 7 8 t t t t SA HA SC HC t HD t SC t HC A0 A1 A2 A3 t t SD HD t SD D1 1 D10 [...]

  • Seite 25

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 25 of 28 Ordering Information Not all of the speed, package and temperature ranges are ava ilable. Please contact your local sales representative or visit www .cypress.com for actual products offered. Spee d (MHz) Ordering Code Package Diagram Package T ype O[...]

  • Seite 26

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 26 of 28 300 CY7C154 1V18-300BZC 51-85195 165-Ball Fine Pi tch Ball Grid Array (15 x 17 x 1.4 mm) Commercial CY7C1556V18-300BZC CY7C1543V18-300BZC CY7C1545V18-300BZC CY7C1541V18-300BZXC 51-85195 165-Ball Fine Pi tch Ball Grid Array (15 x 17 x 1.4 mm) Pb-Free [...]

  • Seite 27

    CY7C1541V18, CY7C1556V18 CY7C1543V18, CY7C1545V18 Document Number: 001-05389 Rev . *F Page 27 of 28 Package Diagram Figure 6. 165-ball FBGA (15 x 17 x 1.4 mm), 51-8 5195 !  0).#/2.%2 ¼ ¼   [...]

  • Seite 28

    Document Number: 001-05389 Rev . *F Revised March 06, 2008 Page 28 of 28 QDR RAMs an d Quad Data R ate RAMs comprise a new family of products devel oped by Cypress, IDT , NEC, Renesas, and Samsung. All pr oduct and comp any names ment ioned in this do cument are the tr ad emarks of their respe ctive hold er s. CY7C1541V18, CY7C1556V18 CY7C1543V18, [...]