Français dropdown-ico

Cypress CY7C1394CV18 manuel d'utilisation

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30

Aller à la page of

Les manuels d’utilisation similaires

Un bon manuel d’utilisation

Les règles imposent au revendeur l'obligation de fournir à l'acheteur, avec des marchandises, le manuel d’utilisation Cypress CY7C1394CV18. Le manque du manuel d’utilisation ou les informations incorrectes fournies au consommateur sont à la base d'une plainte pour non-conformité du dispositif avec le contrat. Conformément à la loi, l’inclusion du manuel d’utilisation sous une forme autre que le papier est autorisée, ce qui est souvent utilisé récemment, en incluant la forme graphique ou électronique du manuel Cypress CY7C1394CV18 ou les vidéos d'instruction pour les utilisateurs. La condition est son caractère lisible et compréhensible.

Qu'est ce que le manuel d’utilisation?

Le mot vient du latin "Instructio", à savoir organiser. Ainsi, le manuel d’utilisation Cypress CY7C1394CV18 décrit les étapes de la procédure. Le but du manuel d’utilisation est d’instruire, de faciliter le démarrage, l'utilisation de l'équipement ou l'exécution des actions spécifiques. Le manuel d’utilisation est une collection d'informations sur l'objet/service, une indice.

Malheureusement, peu d'utilisateurs prennent le temps de lire le manuel d’utilisation, et un bon manuel permet non seulement d’apprendre à connaître un certain nombre de fonctionnalités supplémentaires du dispositif acheté, mais aussi éviter la majorité des défaillances.

Donc, ce qui devrait contenir le manuel parfait?

Tout d'abord, le manuel d’utilisation Cypress CY7C1394CV18 devrait contenir:
- informations sur les caractéristiques techniques du dispositif Cypress CY7C1394CV18
- nom du fabricant et année de fabrication Cypress CY7C1394CV18
- instructions d'utilisation, de réglage et d’entretien de l'équipement Cypress CY7C1394CV18
- signes de sécurité et attestations confirmant la conformité avec les normes pertinentes

Pourquoi nous ne lisons pas les manuels d’utilisation?

Habituellement, cela est dû au manque de temps et de certitude quant à la fonctionnalité spécifique de l'équipement acheté. Malheureusement, la connexion et le démarrage Cypress CY7C1394CV18 ne suffisent pas. Le manuel d’utilisation contient un certain nombre de lignes directrices concernant les fonctionnalités spécifiques, la sécurité, les méthodes d'entretien (même les moyens qui doivent être utilisés), les défauts possibles Cypress CY7C1394CV18 et les moyens de résoudre des problèmes communs lors de l'utilisation. Enfin, le manuel contient les coordonnées du service Cypress en l'absence de l'efficacité des solutions proposées. Actuellement, les manuels d’utilisation sous la forme d'animations intéressantes et de vidéos pédagogiques qui sont meilleurs que la brochure, sont très populaires. Ce type de manuel permet à l'utilisateur de voir toute la vidéo d'instruction sans sauter les spécifications et les descriptions techniques compliquées Cypress CY7C1394CV18, comme c’est le cas pour la version papier.

Pourquoi lire le manuel d’utilisation?

Tout d'abord, il contient la réponse sur la structure, les possibilités du dispositif Cypress CY7C1394CV18, l'utilisation de divers accessoires et une gamme d'informations pour profiter pleinement de toutes les fonctionnalités et commodités.

Après un achat réussi de l’équipement/dispositif, prenez un moment pour vous familiariser avec toutes les parties du manuel d'utilisation Cypress CY7C1394CV18. À l'heure actuelle, ils sont soigneusement préparés et traduits pour qu'ils soient non seulement compréhensibles pour les utilisateurs, mais pour qu’ils remplissent leur fonction de base de l'information et d’aide.

Table des matières du manuel d’utilisation

  • Page 1

    18-Mbit DDR-II SIO SRAM 2-W ord Burst Architecture CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Cypress Semiconductor Corpora tion • 198 Champion Court • San Jose , CA 95134-1709 • 408-943-2600 Document #: 001-07162 Rev . *C Revised May 22, 2008 Features ■ 18-Mbit density (2M x 8, 2M x 9, 1M x 18, 512K x 36) ■ 300 MHz clock for h[...]

  • Page 2

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 2 of 30 Logic Block Diagram (CY7C1392CV18) Logic Block Diagram (CY7C1992CV18) 1M x 8 Array CLK A (19:0) Gen. K K Control Logic Address Register D [7:0] Read Add. Decode Read Data Reg. LD Q [7:0] Reg. Reg. Reg. 8 8 16 8 NWS [1:0] V REF Write Add. Decode Wri te [...]

  • Page 3

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 3 of 30 Logic Block Diagram (CY7C1393CV18) Logic Block Diagram (CY7C1394CV18) 512K x 18 Array CLK A (18:0) Gen. K K Control Logic Address Register D [17:0] Read Add. Decode Read Data Reg. LD Q [17:0] Reg. Reg. Reg. 18 36 18 BWS [1:0] V REF Write Add. Decode Wr[...]

  • Page 4

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 4 of 30 Pin Configuration The Pin Configuration for CY7C1392CV1 8, CY7C199 2CV18, CY7C1393CV1 8, and CY7C1394CV18 follows . [1] 165-Ball FBGA (13 x 15 x 1 .4 mm) Pinout CY7C1392CV18 (2M x 8) 123456789 10 11 A CQ NC/72M A R/W NWS 1 K NC/144M LD A NC/36M CQ B NC[...]

  • Page 5

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 5 of 30 CY7C1393CV18 (1M x 18) 123456789 10 11 A CQ NC/144M NC/36M R/W BWS 1 K NC/28 8M LD A NC/72M CQ B NC Q9 D9 A NC K BWS 0 AN C N C Q 8 C NC NC D10 V SS AAA V SS NC Q7 D8 D NC D1 1 Q1 0 V SS V SS V SS V SS V SS NC NC D7 E NC NC Q1 1 V DDQ V SS V SS V SS V [...]

  • Page 6

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 6 of 30 Pin Definitions Pin Name IO Pin Descripti on D [x:0] Input- Synchronous Data input signals. Sampled o n the rising edge of K and K clocks during valid write operations. CY7C1392CV18 - D [7:0] CY7C1992CV18 - D [8:0] CY7C1393CV18 - D [17:0] CY7C1394CV18 [...]

  • Page 7

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 7 of 30 CQ Echo Clock CQ is referenced with r espect to C . This is a free-running clock and is syn chronized to the input clock for output data (C) of the DDR-II. In the single clock mode, CQ is generated with respect to K. The timi ngs for the echo clocks is[...]

  • Page 8

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 8 of 30 Functional Overview The CY7C1392CV18, CY7C1992CV18, CY7C1 393CV18, and CY7C1394CV18 are synchronous pi pelined Burst SRAMs equipped with a DDR-II Separate IO interface, which operates with a read latency of one and half cycles when DOFF pin is tied HIG[...]

  • Page 9

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 9 of 30 synchronized to the output clock of the DDR-II. In the single clock mode, CQ is generated with respect to K and CQ is g enerated with respect to K . The timing for the echo clocks is shown in Switching Characteristics on page 23. DLL These chips use a [...]

  • Page 10

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 10 of 30 T ruth T able The truth table for CY7C1392CV18, CY7C1992CV1 8, CY7C1393C V18, and CY7C1394CV18 follows. [2, 3, 4, 5, 6, 7] Operation K LD R/W DQ DQ Write Cycle: Load address; wait one cycle; input write data on consecutive K and K rising edges. L-H L [...]

  • Page 11

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 1 1 of 30 Write Cycle Descriptions The write cycle description t able for CY7C1 992CV18 follows. [2, 8] BWS 0 K K Comments L L–H – During the data portion of a write sequence, the single b yte (D [8:0] ) is written into the device. L – L –H During the [...]

  • Page 12

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 12 of 30 IEEE 1 149.1 Serial Boundary Scan (JT AG) These SRAMs incorporate a serial boundary scan T est Access Port (T AP) in the FBGA p ackage. This part is fully comp liant with IEEE S tandard #1 149.1-2001. The T AP operates using JEDEC standard 1.8V IO log[...]

  • Page 13

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 13 of 30 IDCODE The IDCODE instruction loads a vendor-specific, 32-bi t code into the instruction re gister . It also places the instru ction register between the TDI and TDO pins and shifts the IDCODE out of the device when the T AP controller enters the Shif[...]

  • Page 14

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 14 of 30 T AP Controller St ate Diagram The state diagram for the T AP controller follows. [9] TEST -LOGIC RESET TEST -LOGIC/ IDLE SELECT DR-SCAN CAPTURE-DR SHIFT -DR EXIT1-DR P AUSE-DR EXIT2-DR UPDA TE-DR 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 1 0 1 0 0 0 1 0 1 1 0 1 [...]

  • Page 15

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 15 of 30 T AP Controller Block Diagram T AP Electrical Characteristics Over the Operating Range [10, 1 1, 12] Parameter Description T est Conditions Min Max Unit V OH1 Output HIGH V oltage I OH = − 2.0 mA 1.4 V V OH2 Output HIGH V oltage I OH = − 100 μ A1[...]

  • Page 16

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 16 of 30 T AP AC Switching Characteristics Over the Operating Range [13, 14] Parameter Description Min Max Unit t TCYC TCK Clock Cycle Time 50 ns t TF TCK Clock Frequency 20 MHz t TH TCK Clock HIGH 20 ns t TL TCK Clock LOW 20 ns Setup Times t TMSS TMS Setup to[...]

  • Page 17

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 17 of 30 Identification R egi ster Definitions Instruction Field Va l u e Description CY7C1392CV18 CY7C1992CV18 CY7 C1393CV18 CY7C1394CV18 Revision Numb er (31:29) 000 000 000 000 V ersion number . Cypress Device ID (28:12) 1 1010100010000101 1 10101000 10001 [...]

  • Page 18

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 18 of 30 Boundary Scan Order Bit # Bump ID Bit # Bump ID Bit # Bump ID Bit # Bum p ID 0 6R 28 10G 56 6A 84 2J 1 6 P2 9 9 G 5 7 5 B8 5 3 K 2 6N 30 1 1F 58 5A 86 3J 3 7P 31 1 1G 59 4A 87 2K 4 7 N3 2 9 F 6 0 5 C8 8 1 K 5 7R 33 10F 61 4B 89 2L 6 8R 34 1 1E 62 3A 9[...]

  • Page 19

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 19 of 30 Power Up Sequence in DDR-II SRAM DDR-II SRAMs must be power ed up and initialized in a predefined manner to prevent unde fined operations. Power Up Sequence ■ Apply power and drive DO FF either HIGH or LOW (all other inputs can be HIGH or LOW). ❐ [...]

  • Page 20

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 20 of 30 Maximum Ratings Exceeding maximum ratin gs may impair the useful life o f the device. These user guidelines are not teste d. S torage T emperature .................. ............... –65°C to +150°C Ambient T empe r at ur e with Power Applied.. –[...]

  • Page 21

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 21 of 30 I DD [19] V DD Operating Supply V DD = Max, I OUT = 0 mA, f = f MAX = 1/t CYC 200 MHz (x8) 575 mA (x9) 575 (x18) 600 (x36) 630 167 MHz (x8) 485 mA (x9) 490 (x18) 500 (x36) 540 I SB1 Automatic Power Down Current Max V DD , Both Ports Deselected, V IN ?[...]

  • Page 22

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 22 of 30 Cap acit ance T ested initially and after any design or process change that may affect these parameters. Parameter Description T est Condit ions Max Unit C IN Input Capacitance T A = 25 ° C, f = 1 MHz, V DD = 1.8V , V DDQ = 1.5V 5 pF C CLK Clock Inpu[...]

  • Page 23

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 23 of 30 Switching Characteristics Over the Operating Range [20, 21] Cypress Parameter Consor tium Parameter Description 300 MHz 278 MHz 250 MHz 20 0 MHz 167 MHz Unit Min Max Min Max Min Max Min Max Min Max t POWER V DD (T ypical) to the First Access [22] 1111[...]

  • Page 24

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 24 of 30 Output T imes t CO t CHQV C/C Clock Rise (or K/K in single clock mode) to Data V alid – 0.45 – 0.45 – 0.45 – 0.45 – 0.50 ns t DOH t CHQX Data Output Hold af ter Output C/C Clock Rise (Active to Active) –0.45 – – 0.45 – –0.45 – ?[...]

  • Page 25

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 25 of 30 Switching W aveforms Figure 5. Read/Write/Deselect Sequence [2 7, 28, 29 ] K 123 4 5 6 7 8 K LD R/W A Q D C C# READ (burst of 2) READ (burst of 2) READ (burst of 2) WRITE (burst of 2) WRITE (burst of 2) t KHCH t KHCH NOP NOP CQ CQ# t KH t KHKH t CO t [...]

  • Page 26

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 26 of 30 Ordering Information Not all of the speed, package, and temper ature ranges are available. Please cont act your local sale s representative or visit www .cypress.com for actual products offered. Spee d (MHz) Ordering Code Package Diagram Package T ype[...]

  • Page 27

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 27 of 30 250 CY7C1392CV18-250BZ C 51-85180 165-Ball Fine Pitch Ball Grid Array (13 x 15 x 1.4 mm) Commercial CY7C1992CV18-250BZC CY7C1393CV18-250BZC CY7C1394CV18-250BZC CY7C1392CV18-250BZXC 5 1-85180 165-Ball Fine Pitch Ball Grid Array (13 x 15 x 1.4 mm) Pb-Fr[...]

  • Page 28

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 28 of 30 167 CY7C1392CV18-167BZ C 51-85180 165-Ball Fine Pitch Ball Grid Array (13 x 15 x 1.4 mm) Commercial CY7C1992CV18-167BZC CY7C1393CV18-167BZC CY7C1394CV18-167BZC CY7C1392CV18-167BZXC 5 1-85180 165-Ball Fine Pitch Ball Grid Array (13 x 15 x 1.4 mm) Pb-Fr[...]

  • Page 29

    CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY7C1394CV18 Document #: 001-07162 Rev . *C Page 29 of 30 Package Diagram Figure 6. 165-Ball FBGA (13 x 15 x 1.4 mm), 51-85180 A 1 PIN 1 CORNER 15.00±0.10 13.00±0.10 7.00 1.00 Ø0.50 (165X) Ø 0 . 2 5MCAB Ø0.05 M C B A 0.15(4X) 0.35±0.06 SEATING PLANE 0.53±0.05 0.25 C 0.15 C PIN 1 CORNER TOP VIEW BOTTOM[...]

  • Page 30

    Document #: 001-07162 Rev . *C Revised May 22, 2008 Page 30 of 30 QDR RAMs an d Quad Data Rate RAMs comp rise a new family of product s developed by Cypress, I DT , NEC, R enesas, and Sa msung. All pr oduct and comp any names mentioned i n this documen t are the tr ad emarks of their respe ctive hold ers. CY7C1392CV18, CY7C1992CV18 CY7C1393CV18, CY[...]