Português dropdown-ico

Cypress CY7C1470V25 manual

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28

Ir para a página of

Manuais similares

Bom manual de uso

As regras impõem ao revendedor a obrigação de fornecer ao comprador o manual com o produto Cypress CY7C1470V25. A falta de manual ou informações incorretas fornecidas ao consumidor são a base de uma queixa por não conformidade do produto com o contrato. De acordo com a lei, pode anexar o manual em uma outra forma de que em papel, o que é frequentemente utilizado, anexando uma forma gráfica ou manual electrónicoCypress CY7C1470V25 vídeos instrutivos para os usuários. A condição é uma forma legível e compreensível.

O que é a instrução?

A palavra vem do latim "Instructio" ou instruir. Portanto, no manual Cypress CY7C1470V25 você pode encontrar uma descrição das fases do processo. O objetivo do manual é instruir, facilitar o arranque, a utilização do equipamento ou a execução de determinadas tarefas. O manual é uma coleção de informações sobre o objeto / serviço, um guia.

Infelizmente, pequenos usuários tomam o tempo para ler o manual Cypress CY7C1470V25, e um bom manual não só permite conhecer uma série de funcionalidades adicionais do dispositivo, mas evita a formação da maioria das falhas.

Então, o que deve conter o manual perfeito?

Primeiro, o manual Cypress CY7C1470V25 deve conte:
- dados técnicos do dispositivo Cypress CY7C1470V25
- nome do fabricante e ano de fabricação do dispositivo Cypress CY7C1470V25
- instruções de utilização, regulação e manutenção do dispositivo Cypress CY7C1470V25
- sinais de segurança e certificados que comprovam a conformidade com as normas pertinentes

Por que você não ler manuais?

Normalmente, isso é devido à falta de tempo e à certeza quanto à funcionalidade específica do dispositivo adquirido. Infelizmente, a mesma ligação e o arranque Cypress CY7C1470V25 não são suficientes. O manual contém uma série de orientações sobre funcionalidades específicas, a segurança, os métodos de manutenção (mesmo sobre produtos que devem ser usados), possíveis defeitos Cypress CY7C1470V25 e formas de resolver problemas comuns durante o uso. No final, no manual podemos encontrar as coordenadas do serviço Cypress na ausência da eficácia das soluções propostas. Atualmente, muito apreciados são manuais na forma de animações interessantes e vídeos de instrução que de uma forma melhor do que o o folheto falam ao usuário. Este tipo de manual é a chance que o usuário percorrer todo o vídeo instrutivo, sem ignorar especificações e descrições técnicas complicadas Cypress CY7C1470V25, como para a versão papel.

Por que ler manuais?

Primeiro de tudo, contem a resposta sobre a construção, as possibilidades do dispositivo Cypress CY7C1470V25, uso dos acessórios individuais e uma gama de informações para desfrutar plenamente todos os recursos e facilidades.

Após a compra bem sucedida de um equipamento / dispositivo, é bom ter um momento para se familiarizar com cada parte do manual Cypress CY7C1470V25. Atualmente, são cuidadosamente preparados e traduzidos para sejam não só compreensíveis para os usuários, mas para cumprir a sua função básica de informação

Índice do manual

  • Página 1

    72-Mbit(2M x 36/4M x 18/1M x 72) Pi p elined SRAM with NoBL™ Architecture CY7C1470V25 CY7C1472V25 CY7C1474V25 Cypress Semiconductor Corpora tion • 198 Champion Cou rt • San Jose , CA 95134-1 709 • 408-943-2 600 Document #: 38-05290 Rev . *I Revised June 21, 2006 Features • Pin-comp atible and functionally equiv a le nt to ZBT™ • Suppo[...]

  • Página 2

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 2 of 28 A0, A1, A C MODE BW a BW b WE CE1 CE2 CE3 OE READ LOGIC DQs DQP a DQP b D A T A S T E E R I N G O U T P U T B U F F E R S MEMORY ARRAY E E INPUT REGISTER 0 ADDRESS REGISTER 0 WRITE ADDRESS REGISTER 1 WRITE ADDRESS REGISTER 2 WRITE REGISTRY AND DATA COHERENCY CONTROL LOGI[...]

  • Página 3

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 3 of 28 Pin Configurations A A A A A 1 A 0 V SS V DD A A A A A A V DDQ V SS DQb DQb DQb V SS V DDQ DQb DQb V SS NC V DD DQa DQa V DDQ V SS DQa DQa V SS V DDQ V DDQ V SS DQc DQc V SS V DDQ DQc V DD V SS DQd DQd V DDQ V SS DQd DQd DQd V SS V DDQ A A CE 1 CE 2 BW a CE 3 V DD V SS C[...]

  • Página 4

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 4 of 28 Pin Configurations (continued) 23 4 567 1 A B C D E F G H J K L M N P R TDO NC/576M NC/1G DQP c DQ c DQP d NC DQ d A CE 1 BW b CE 3 BW c CEN A CE2 DQ c DQ d DQ d MODE NC DQ c DQ c DQ d DQ d DQ d A V DDQ BW d BW a CLK WE V SS V SS V SS V SS V DDQ V SS V DD V SS V SS V SS [...]

  • Página 5

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 5 of 28 Pin Configurations (continued) A B C D E F G H J K L M N P R T U V W 1 2 3 4 56 78 9 1 1 10 DQg DQg DQg DQg DQg DQg DQg DQg DQc DQc DQc DQc NC DQPg DQh DQh DQh DQh DQd DQd DQd DQd DQPd DQPc DQc DQc DQc DQc NC DQh DQh DQh DQh DQPh DQd DQd DQd DQd DQb DQb DQb DQb DQb DQb D[...]

  • Página 6

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 6 of 28 ADV/LD Input- Synchronous Advance/Load Inp ut used to advance the on-chip ad dress counter or load a new add ress . When HIGH (and CEN is asserted L OW) the internal burst co unter is advanced. When LOW , a new address can be loaded in to the device for an access. After [...]

  • Página 7

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 7 of 28 Functional Overview The CY7C1470V25/CY7C1472V25 /CY7C1474V25 are synchronous-pipel ined Burst NoBL SRAMs designed specifi- cally to eliminate wait states during Write/Read transitions. All synchronous inp uts pass through input registers controlled by the rising edge of [...]

  • Página 8

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 8 of 28 CY7C1474V25, BW a,b,c,d for CY7C1470V25 and BW a,b for CY7C1472V25) inputs must be dr iven in each cycle of the burst write in order to writ e the correc t bytes of data. Sleep Mode The ZZ input pin is an asynchronous input. Asserting ZZ places the SRAM in a power conse [...]

  • Página 9

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 9 of 28 Partial Write Cycle Description [1, 2, 3, 8] Function (CY7C1470 V2 5) WE BW d BW c BW b BW a Read H X X X X Write – No bytes written L H H H H Wri te Byte a – (D Q a and DQP a ) L HHH L Wri te Byte b – (D Q b and DQP b )L H H L H Write Bytes b, a L H H L L Write By[...]

  • Página 10

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 10 of 28 IEEE 1 149.1 Serial Boundary Scan (JT AG) The CY7C1470V25/CY7C147 2V25/CY7C1474V25 incorpo- rates a serial boundary scan test access port (T AP) . This port operates in accordance with IEEE S tandard 1 149.1-1990 but does not have the set of functions required fo r full[...]

  • Página 11

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 1 1 of 28 Instruction Register Three-bit instructions can be serially loaded into the instruction register . This register is loa ded when it is placed betwe en the TDI and TDO ba lls as show n in the T ap Contro ller Block Diagram. Upon power-up, the instruction register is loa[...]

  • Página 12

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 12 of 28 possible to capture all other signals an d simply ignore the value of the CLK captured in the bounda ry scan reg ister . Once the data is captured, it is possible to shift out the data by putting the T AP into the Shift-DR state. This places the boundary scan register b[...]

  • Página 13

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 13 of 28 2.5V T A P AC T est Conditions Input pulse levels ... ............... ........... .............. ..... V SS to 2.5V Input rise and fall time ........... .............. ........... ... ........... ... 1 ns Input timing referenc e levels ....................... ..........[...]

  • Página 14

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 14 of 28 Scan Register Sizes Register Name Bit Size (x36) Bit Size (x18) Bit S i ze (x72) I n s t r u c t i o n 333 B y p a s s 111 ID 32 32 32 Boundary Scan Order–165FBGA 71 52 – Boundary Scan Order–209BGA – – 1 10 Identification Codes Instruction Code Description EXT[...]

  • Página 15

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 15 of 28 Boundary Scan Exit Order (2M x 36) Bit # 165-Ball ID Bit # 165-Ball ID Bit # 165-Ball ID Bit # 1 65-Ball ID 1C 1 2 1 R 3 4 1 J 1 1 6 1 B 7 2 D1 22 P2 42 K10 62 B6 3E 1 2 3 R 4 4 3J 1 0 6 3 A 6 4D 2 2 4 P 6 4 4H 1 1 6 4 B 5 5E 2 2 5 R 6 4 5 G 1 1 6 5 A 5 6F 1 2 6 R 8 4 6[...]

  • Página 16

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 16 of 28 Boundary Scan Exit Order (1M x 72) Bit # 209-Ball ID Bit # 209-Ball ID Bit # 209-Ball ID Bit # 2 09-Ball ID 1 A1 29 T1 57 U 10 85 B1 1 2A 2 3 0 T 2 5 8 T 1 1 8 6 B 1 0 3B 1 3 1 U 1 5 9 T 1 0 8 7 A 1 1 4B 2 3 2 U 2 6 0 R 1 1 8 8 A 1 0 5 C 1 33 V1 61 R10 89 A7 6C 2 3 4 V [...]

  • Página 17

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 17 of 28 Maximum Ratings (Above which the useful life may be impaired. For user guide- lines, not tested.) S torage T emperature ............. .............. ...... –65 °C to +150°C Ambient T emp erature with Power Applied ........... ............................ ...... –5[...]

  • Página 18

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 18 of 28 Cap acit ance [14] Parameter Description T est Condition s 100 TQFP Max. 165 FBGA Max. 209 FBGA Max. Unit C ADDRESS Address Input Capacit ance T A = 25 ° C, f = 1 MHz, V DD = 2.5V V DDQ = 2.5V 6 6 6 pF C DA T A Data Input Capacitance 5 5 5 pF C CTRL Control Input Capac[...]

  • Página 19

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 19 of 28 Switching Characteristics Over the Operating Range [15, 16] Parameter Description –250 –200 –167 Unit Min. Max. Min. Max. Min. Max. t Power [17] V CC (typic al) to the First Access Read or Write 1 1 1 ms Clock t CYC Clock Cycle T i me 4.0 5.0 6.0 ns F MAX Maximum [...]

  • Página 20

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 20 of 28 Switching W aveforms Read/Write/T iming [21, 2 2, 23] Notes: 21. For this waveform ZZ is tied LOW. 22. When CE is LOW , CE 1 is LOW , CE 2 is HIGH and CE 3 is LOW . When CE is H IGH,CE 1 is HIGH o r CE 2 is LOW or CE 3 is HIGH. 23. Order of the Burst sequence is determi[...]

  • Página 21

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 21 of 28 NOP , ST ALL and DESELECT Cycles [21, 22, 24] ZZ Mode T iming [25, 26] Notes: 24. The IGNORE CLOCK EDGE or ST ALL cycle (Clock 3) illustrated CEN being used to create a pause. A Wr ite is not performed during this cycle. 25. Device must be deselected when entering ZZ mo[...]

  • Página 22

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 22 of 28 Ordering Information Not all of the speed, package and temperature ranges are available. Please co ntact your local sales representative or visit www .cypress.com for actual pro duct s offered. Spee d (MHz) Ordering Code Package Diagram Part and Package T ype Operating [...]

  • Página 23

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 23 of 28 250 CY7C1470V25-250AXC 51-85050 100-Pin Thin Quad Flat Pack (14 x 20 x 1.4 mm) Lead -Free Commercial CY7C1472V25-250AXC CY7C1470V25-250BZC 51-85165 165-ball Fine-Pitch Ball Grid Arra y (15 x 17 x 1.4 mm) CY7C1472V25-250BZC CY7C1470V25-250BZX C 51-85165 165-ball Fi ne-Pi[...]

  • Página 24

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 24 of 28 Package Diagrams NOTE: 1. JEDEC STD REF MS-026 2. BODY LENGTH DIMENSION DOES NOT INCLUDE MOLD PROTRUSION/END FLASH MOLD PROTRUSION/END FLASH SHALL NOT EXCEED 0.0098 in (0.25 mm) PER SIDE 3. DIMENSIONS IN MILLIMETERS BODY LENGTH DIMENSIONS ARE MAX PLASTIC BODY SIZE INCLU[...]

  • Página 25

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 25 of 28 Package Diagrams (continued) A 1 PIN 1 CORNER 17.00±0.10 15.00±0.10 7.00 1.00 Ø0.45±0.05(165X) Ø0.25 M C A B Ø0.05 M C B A 0.15(4X) 0.35 1.40 MAX. SEATING PLANE 0.53±0.05 0.25 C 0.15 C PIN 1 CORNER TOP VIEW BOTTOM VIEW 2 3 4 5 6 7 8 9 10 10.00 14.00 B C D E F G H[...]

  • Página 26

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 26 of 28 © Cypress Semi con duct or Cor po rati on , 20 06 . The information con t a in ed he re i n is su bject to change wi t hou t n oti ce. C ypr ess S em ic onduct or Corporation assumes no resp onsibility f or the u se of any circuitry o ther than circui try embodied i n [...]

  • Página 27

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 27 of 28 Document History Page Document Title: CY7C1470 V25/CY7C1472V25/CY7C14 74V25 72-Mbit(2M x 36/4M x 18/1M x 72 ) Pipelined SRAM with NoB L™ Architecture Document Number: 38-05290 REV . ECN No. Issue Date Orig. of Change Description of Chang e ** 1 1467 7 08/06/02 PKS New[...]

  • Página 28

    CY7C1470V25 CY7C1472V25 CY7C1474V25 Document #: 38-05290 Rev . *I Page 28 of 28 *I 472335 See ECN VKN Corrected the typo in the pi n configuration fo r 209-Ball FBGA pinout (Corrected the ball name for H9 to V SS from V SSQ ). Added the Maximum Rating for Supply Vo ltage on V DDQ Relative to GND. Changed t TH , t TL from 25 ns to 20 ns and t TD OV [...]