Русский dropdown-ico

Cypress CY7C1413BV18 инструкция обслуживания

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30

Идти на страницу of

Похожие руководства по эксплуатации

Хорошее руководство по эксплуатации

Законодательство обязывает продавца передать покупателю, вместе с товаром, руководство по эксплуатации Cypress CY7C1413BV18. Отсутствие инструкции либо неправильная информация, переданная потребителю, составляют основание для рекламации в связи с несоответствием устройства с договором. В законодательстве допускается предоставлении руководства в другой, чем бумажная форме, что, в последнее время, часто используется, предоставляя графическую или электронную форму инструкции Cypress CY7C1413BV18 или обучающее видео для пользователей. Условием остается четкая и понятная форма.

Что такое руководство?

Слово происходит от латинского "instructio", тоесть привести в порядок. Следовательно в инструкции Cypress CY7C1413BV18 можно найти описание этапов поведения. Цель инструкции заключается в облегчении запуска, использования оборудования либо выполнения определенной деятельности. Инструкция является набором информации о предмете/услуге, подсказкой.

К сожалению немного пользователей находит время для чтения инструкций Cypress CY7C1413BV18, и хорошая инструкция позволяет не только узнать ряд дополнительных функций приобретенного устройства, но и позволяет избежать возникновения большинства поломок.

Из чего должно состоять идеальное руководство по эксплуатации?

Прежде всего в инструкции Cypress CY7C1413BV18 должна находится:
- информация относительно технических данных устройства Cypress CY7C1413BV18
- название производителя и год производства оборудования Cypress CY7C1413BV18
- правила обслуживания, настройки и ухода за оборудованием Cypress CY7C1413BV18
- знаки безопасности и сертификаты, подтверждающие соответствие стандартам

Почему мы не читаем инструкций?

Как правило из-за нехватки времени и уверенности в отдельных функциональностях приобретенных устройств. К сожалению само подсоединение и запуск Cypress CY7C1413BV18 это слишком мало. Инструкция заключает ряд отдельных указаний, касающихся функциональности, принципов безопасности, способов ухода (даже то, какие средства стоит использовать), возможных поломок Cypress CY7C1413BV18 и способов решения проблем, возникающих во время использования. И наконец то, в инструкции можно найти адресные данные сайта Cypress, в случае отсутствия эффективности предлагаемых решений. Сейчас очень большой популярностью пользуются инструкции в форме интересных анимаций или видео материалов, которое лучше, чем брошюра воспринимаются пользователем. Такой вид инструкции позволяет пользователю просмотреть весь фильм, не пропуская спецификацию и сложные технические описания Cypress CY7C1413BV18, как это часто бывает в случае бумажной версии.

Почему стоит читать инструкции?

Прежде всего здесь мы найдем ответы касательно конструкции, возможностей устройства Cypress CY7C1413BV18, использования отдельных аксессуаров и ряд информации, позволяющей вполне использовать все функции и упрощения.

После удачной покупки оборудования/устройства стоит посвятить несколько минут для ознакомления с каждой частью инструкции Cypress CY7C1413BV18. Сейчас их старательно готовят или переводят, чтобы они были не только понятными для пользователя, но и чтобы выполняли свою основную информационно-поддерживающую функцию.

Содержание руководства

  • Страница 1

    36-Mbit QDR™-II SRAM 4-W ord Burst Architecture CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Cypress Semiconductor Corpora tion • 198 Champion Court • San Jose , CA 95134-1709 • 408-943-2600 Document Number: 001-07037 Rev . *D Revised June 16, 2008 Features ■ Separate independent read and write data ports ❐ Supports concurrent[...]

  • Страница 2

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 2 of 30 Logic Block Diagra m (CY7C141 1BV18) Logic Block Diagram (CY7C1426BV18) 1M x 8 Array CLK A (19:0) Gen. K K Control Logic Address Register D [7:0] Read Add. Decode Read Data Reg. RPS WPS Control Logic Address Register Reg. Reg. Reg. 16 20 32 8 NWS[...]

  • Страница 3

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 3 of 30 Logic Block Diagram (CY7C1413BV18) Logic Block Diagram (CY7C1415BV18) CLK A (18:0) Gen. K K Control Logic Address Register D [17:0] Read Add. Decode Read Data Reg. RPS WPS Control Logic Address Register Reg. Reg. Reg. 36 19 72 18 BWS [1:0] V REF [...]

  • Страница 4

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 4 of 30 Pin Configuration The pin configuration for CY7C141 1BV18, CY7C 1426BV18, CY7C141 3BV18, and CY7C1415BV18 follow . [1] 165-Ball FBGA (15 x 17 x 1 .4 mm) Pinout CY7C141 1BV18 (4M x 8) 123456789 10 11 A CQ NC/72M A WPS NWS 1 K NC/144M RPS AA C Q B [...]

  • Страница 5

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 5 of 30 CY7C1413BV18 (2M x 18) 123456789 10 11 A CQ NC/144M A WPS BWS 1 K NC/288M RPS A NC/72M CQ B NC Q9 D9 A NC K BWS 0 AN C N C Q 8 C NC NC D10 V SS AN CA V SS NC Q7 D8 D NC D1 1 Q10 V SS V SS V SS V SS V SS NC NC D7 E NC NC Q1 1 V DDQ V SS V SS V SS [...]

  • Страница 6

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 6 of 30 Pin Definitions Pin Name IO Pin Description D [x:0] Input- Synchronous Data Input Signals . Sampled on the rising edge of K and K clocks when valid write operations are active. CY7C141 1 BV18 − D [7:0] CY7C1426BV18 − D [8:0] CY7C1413BV18 − [...]

  • Страница 7

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 7 of 30 CQ Echo Clock CQ Referenced with Respect to C . This is a free running clock and is synchronized to the input clock for output data (C) of the QDR-II. In the single clock mode , CQ is generated wi th respect to K. The timing s for the echo clocks[...]

  • Страница 8

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 8 of 30 Functional Overview The CY7C141 1BV18, CY7C1426BV18, CY7C1413BV18 an d CY7C1415BV18 are synchrono us pipelined burst SRAMs with a read port and a write port. The read port is dedicated to rea d operations and the write port is dedicated to write [...]

  • Страница 9

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 9 of 30 includes forwarding data from a write cycle that was initiated on the previous K clock rise. Read accesses and w rite access must be scheduled such that one transaction is initiated on an y clock cycle. If both ports are selected on the same K cl[...]

  • Страница 10

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 10 of 30 T ruth T able The truth table for CY7C141 1BV18, CY7C1426 BV18, CY7C1413BV18, and CY7C1415BV18 follo ws. [2, 3, 4, 5, 6, 7] Operation K RPS WPS DQ DQ DQ DQ Write Cycle: Load address on the rising edge of K; input write data on two consecutive K [...]

  • Страница 11

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 1 1 of 30 Write Cycle Descriptions The write cycle description tabl e for CY7C1426BV18 follows. [2, 10] BWS 0 K K Comments L L–H – During the Data portion of a write sequence, the single byte (D [8:0] ) is writ te n in to the device. L – L–H Dur [...]

  • Страница 12

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 12 of 30 IEEE 1 149.1 Serial Boundary Scan (JT AG) These SRAMs incorporate a serial boundary scan T est Access Port (T AP) in the FBGA p ackage. This part is fully comp liant with IEEE S tandard #1 149.1-2001. The T AP operates using JEDEC standard 1.8V [...]

  • Страница 13

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 13 of 30 IDCODE The IDCODE instruction loads a vendor-specific, 32-bi t code into the instruction re gister . It also places the instru ction register between the TDI and TDO pins and shifts the IDCODE out of the device when the T AP controll er enters t[...]

  • Страница 14

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 14 of 30 T AP Controller S t ate Diag ram The state diagram for the T AP controller follows. [1 1] TEST -LOGIC RESET TEST -LOGIC/ IDLE SELECT DR-SCAN CAPTURE-DR SHIFT -DR EXIT1-DR P AUSE-DR EXIT2-DR UPDA TE-DR 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 1 0 1 0 0 0 1 [...]

  • Страница 15

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 15 of 30 T AP Controller Block Diagram T AP Elect ri cal Characteristics Over the Operating Range [12, 13, 14] Parameter Description T est Conditions Min Max Unit V OH1 Output HIGH V oltage I OH = − 2.0 mA 1.4 V V OH2 Output HIGH V oltage I OH = − 10[...]

  • Страница 16

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 16 of 30 T AP AC Switching Characteristics Over the Operating Range [15, 16] Parameter Description Min Max Unit t TCYC TCK Clock Cycle Time 50 ns t TF TCK Clock Frequency 20 MHz t TH TCK Clock HIGH 20 ns t TL TCK Clock LOW 20 ns Setup Times t TMSS TMS Se[...]

  • Страница 17

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 17 of 30 Identification R egi ster Definitions Instruction Field Va l u e Descrip tion CY7C141 1BV18 CY7C1426BV18 CY7C1413BV18 C Y7C1415BV18 Revision Numb er (31:29) 000 000 000 000 V ersion number . Cypress Device ID (28:12) 1 101001 1 01 10001 1 1 1 10[...]

  • Страница 18

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 18 of 30 Boundary Scan Order Bit # Bump ID Bit # Bump ID Bit # Bump ID Bit # Bump ID 0 6R 28 10G 56 6A 84 1J 1 6 P2 9 9 G 5 7 5 B8 5 2 J 2 6N 30 1 1F 58 5A 86 3K 3 7P 31 1 1G 59 4A 87 3J 4 7 N3 2 9 F 6 0 5 C8 8 2 K 5 7R 33 10F 61 4B 89 1K 6 8R 34 1 1E 62[...]

  • Страница 19

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 19 of 30 Power Up Sequence in QDR-II SRAM QDR-II SRAMs must be powered up and initialized in a predefined manner to prevent unde fined operations. Power Up Sequence ■ Apply power and drive DO FF either HIGH or LOW (All other inputs can be HIGH or LOW).[...]

  • Страница 20

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 20 of 30 Maximum Ratings Exceeding maximum ratin gs may impair the useful life o f the device. These user guidelines are not teste d. S torage T emperature ..................... ............ –65°C to +150°C Ambient T emperature w it h Pow e r App l i[...]

  • Страница 21

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 21 of 30 I DD [21] V DD Operating Supply V DD = M ax, I OUT = 0 mA, f = f MAX = 1/t CYC 200MHz (x8) 620 mA (x9) 620 (x18) 655 (x36) 715 167MHz (x8) 535 mA (x9) 535 (x18) 565 (x36) 615 I SB1 Automatic Power down Current Max V DD , Both Ports Deselected, V[...]

  • Страница 22

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 22 of 30 Cap acit ance T ested initially and after any design or process change that may affect these p arameters. Parameter Description T est Conditions Max Unit C IN Input Capacitance T A = 25 ° C, f = 1 MHz, V DD = 1.8V , V DDQ = 1.5V 5 pF C CLK Cloc[...]

  • Страница 23

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 23 of 30 Switching Characteristics Over the Operating Range [22, 23] Cypress Parameter Consor tium Parameter Description 300 MHz 278 MHz 250 MHz 20 0 MHz 167 MHz Unit Min Max Min Max Min Max Min Max Min Max t POWER V DD (T ypical) to the First Access [24[...]

  • Страница 24

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 24 of 30 Output T imes t CO t CHQV C/C Clock Rise (or K/K in single clock mode) to Data V alid – 0.45 – 0.45 – 0.45 – 0.45 – 0.50 ns t DOH t CHQX Data Output Hold af ter Output C/C Clock Rise (Active to Active) –0.45 – – 0.45 – –0.45 [...]

  • Страница 25

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 25 of 30 Switching W aveforms Figure 5. Read/Write/Deselect Sequence [2 9, 30, 31 ] K 1 2 34 5 6 7 RPS WPS A Q D C C READ READ WRITE WRITE NOP NOP DON’ T CARE UNDEFINED CQ CQ K A0 A1 t KH t KHKH t KL t CY C t t HC t SA t HA A2 SC tt HC SC A3 t KHCH t K[...]

  • Страница 26

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 26 of 30 Ordering Information Not all of the speed, package and temperature ranges are ava ilable. Please contact your local sales representative or visit www .cypress.com for actual products offered. Spee d (MHz) Ordering Code Package Diagram Package T [...]

  • Страница 27

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 27 of 30 250 CY7C141 1BV18-250BZC 51-85195 165-Ball Fine Pi tch Ball Grid Array (15 x 17 x 1.4 mm) Commercial CY7C1426BV18-250BZC CY7C1413BV18-250BZC CY7C1415BV18-250BZC CY7C141 1 BV18-250BZXC 51-85195 1 65-Ball Fine Pitch Ball Grid Array (15 x 17 x 1.4 [...]

  • Страница 28

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 28 of 30 167 CY7C141 1BV18-167BZC 51-85195 165-Ball Fine Pi tch Ball Grid Array (15 x 17 x 1.4 mm) Commercial CY7C1426BV18-167BZC CY7C1413BV18-167BZC CY7C1415BV18-167BZC CY7C141 1 BV18-167BZXC 51-85195 1 65-Ball Fine Pitch Ball Grid Array (15 x 17 x 1.4 [...]

  • Страница 29

    CY7C141 1BV18, CY7C1426BV18 CY7C1413BV18, CY7C1415BV18 Document Number: 001-07037 Rev . *D Page 29 of 30 Package Diagram Figure 6. 165-ball FBGA (15 x 17 x 1.4 mm), 51-8 5195 !  0).#/2.%2 ¼ ¼   ?[...]

  • Страница 30

    Document Number: 001-07037 Rev . *D Revised June 16, 2008 Page 30 of 30 QDR RAMs an d Quad Data Rate RAMs comp rise a new family of product s developed by Cypress, I DT , NEC, Renesas, and Sa msung. All pr oduct and co mpany names mentioned in this documen t are the tr ad emarks of their respe ctive hold er s. CY7C141 1BV18, CY7C1426BV18 CY7C1413BV[...]